Pat

J-GLOBAL ID：200903008468644041

半導体装置

Inventor： 臼田 宏治 ,  今井 聖支 ,  杉山 直治 ,  手塚 勉 ,  平岡 佳子 ,  黒部 篤
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996135037
Publication number (International publication number)：1997321307
Application date： May. 29, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】SOI構造による効果を失わずに、高品質で十分な歪みを有する歪みシリコン層を形成できる構造のMOSFETを提供すること。【解決手段】埋め込み絶縁層3が挿設され、この埋め込み絶縁層3により上下に区分された歪み印加半導体層としてのSiGe層2と、上側のSiGe層2上に形成されたチャネル層としての歪みシリコン層4とを備え、埋め込み絶縁層3は上側のSiGe層2の膜厚が薄くなるように形成され、かつ歪みシリコン層4の形成前に、SiGe層2および埋め込み絶縁層3の形成時にSiGe層2内に発生した転位等の欠陥を低減するための熱処理がSiGe層2に施されている。

Claim (excerpt)：

チャネルが誘起されるチャネル半導体層と、格子定数が前記チャネル半導体層のそれと異なり、前記チャネル半導体層に歪みを印加する歪み印加半導体層と、この歪み印加半導体層内に形成された絶縁層とを具備してなることを特徴とする半導体装置。

IPC (7)：

H01L 29/786 ,  H01L 21/265 ,  H01L 27/12 ,  H01L 29/78 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (8)：

H01L 29/78 618 E ,  H01L 27/12 E ,  H01L 21/265 A ,  H01L 21/265 J ,  H01L 29/78 301 H ,  H01L 29/78 301 B ,  H01L 29/78 618 B ,  H01L 29/80 H