Pat

J-GLOBAL ID：200903008503466097

積層半導体基板及びその製造方法並びに半導体装置

Inventor： 粟野 祐二
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：2000096412
Publication number (International publication number)：2001284558
Application date： Mar. 31, 2000
Publication date： Oct. 12, 2001
Summary：

【要約】【課題】 高温のプロセスに耐え得るとともに、半導体装置の更なる動作速度の向上を実現しうる積層半導体基板及びその製造方法並びにその積層半導体基板を用いた半導体装置を提供する。【解決手段】 半導体基板10上に形成された絶縁膜12と、絶縁膜12上に形成され、格子歪を有する半導体層14とを有している。

Claim (excerpt)：

半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、格子歪を有する半導体層とを有することを特徴とする積層半導体基板。

IPC (5)：

H01L 27/12 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 29/786 ,  H01L 21/336

FI (5)：

H01L 27/12 B ,  H01L 21/20 ,  H01L 21/205 ,  H01L 29/78 618 B ,  H01L 29/78 627 D

F-Term (34)：

5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AB06 ,  5F045AB32 ,  5F045AF03 ,  5F045DA69 ,  5F045GH09 ,  5F045HA15 ,  5F045HA18 ,  5F052AA02 ,  5F052AA11 ,  5F052DA01 ,  5F052DB01 ,  5F052JA04 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110EE09 ,  5F110EE32 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ11 ,  5F110QQ17