Pat

J-GLOBAL ID：200903008588326817

半導体装置

Inventor： 川畑 重行 ,  菅原 良孝 ,  荒川 秀俊
Applicant, Patent owner： 株式会社日立製作所 ,  日立原町電子工業株式会社
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1991343192
Publication number (International publication number)：1993175495
Application date： Dec. 25, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 高耐圧化を可能とするターミネーション構造を有する半導体装置を得る。【構成】 高耐圧接合による主接合を形成するp層6の端部に、該p層6より低不純物濃度で、かつ、浅いp層による電界緩和層7を、前記p層6に接触させながら形成し、さらに、この電界緩和層7内に、高不純物濃度で、浅い接合のp層8を前記p層6に接触して形成した。【効果】 電界緩和層7は、主接合のコーナ部の電界を横方向に緩和し、前記p層8は、縦方向に電界を緩和する。従って、電界緩和層7のみを備える場合に比べ主接合のコーナ部の電界集中がやわらげられるので、より高耐圧化を図ることができる。

Claim (excerpt)：

主接合を形成する第1の半導体層と、該第1の半導体層に接触して形成された前記第1の半導体層より低不純物濃度の第2の半導体層とを備えて構成された半導体装置において、前記第2の半導体層内に、前記第1の半導体層より高不純物濃度で、かつ、浅い接合を持つ第3の半導体層を前記第1の半導体層に接触して形成したことを特徴とする半導体装置。