Pat
J-GLOBAL ID：200903008652887445
仮想計算機エミユレーシヨン方式
Inventor：
,
Applicant, Patent owner：
Agent (1)：
富田 和子
Gazette classification：公開公報
Application number (International application number)：1991206996
Publication number (International publication number)：1993046406
Application date： Aug. 19, 1991
Publication date： Feb. 26, 1993
Summary：
【要約】【目的】ある一つのアーキテクチャ上で開発されたアプリケーションソフトウェアを、異なるアーキテクチャ上で動作させることを目的とした仮想計算機エミュレーション方式である。【構成】例外発生を検知するハードウェア機構2,3とがあり、ベースマシン用表示系I/O9と、ターゲットマシン用表示系I/O6と、これらを切り換えるスイッチ7と、メモリマップが論理的にマッピングできるMMU11と、割込み制御部131と、BIOSエミュレータ132と、I/Oエミュレータ133と、ターゲットマシン用割込みベクトルテーブル91およびターゲットマシン用BIOSデータ領域92とを含むメモリ12とを有する。【効果】ある一つのアーキテクチャ上で開発されたアプリケーションソフトウェアが、割込みベクトルテーブルやBIOSデータ領域を直接アクセスするものであっても、異なるアーキテクチャ上で動作できる。
Claim (excerpt)：
計算機エミュレータを備えて、異なるアーキテクチャの計算機(以下、ターゲットマシンと呼ぶ)上で動作するソフトウェアを動作させることができる仮想計算機エミュレーション方式において、ターゲットマシン用割込みベクトルテーブルと、ターゲットマシン用BIOSデータ領域と、上記2つの論理アドレスを物理アドレスに変換するメモリ管理機構とを備えたことを特徴とする仮想計算機エミュレーション方式。
IPC (3)：
G06F 9/455
, G06F 9/46 310
, G06F 12/10
