Pat

J-GLOBAL ID：200903008771085870

同期回路

Inventor： 西尾 諭 ,  吉村 勉 ,  近藤 晴房 ,  小浜 茂樹
Applicant, Patent owner： 三菱電機エンジニアリング株式会社 ,  三菱電機株式会社
Agent (1)： 高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1994244066
Publication number (International publication number)：1996111675
Application date： Oct. 07, 1994
Publication date： Apr. 30, 1996
Summary：

【要約】【目的】 外部クロックの並走を行わずに外部データの取り込み・位相合わせを可能とする、小型で低消費電力な同期回路を実現する。【構成】 内部クロック2をディレイライン1で遅延してディレイクロック3を生成し、ディレイクロック3の内でその立上がりが外部データ信号6のそれとほぼ一致したものをセレクトクロック5とする。エラスティックストア回路7は、D-ラッチ列をC素子列で制御する回路である。これにより、エラスティックストア回路7は、セレクトクロック5のタイミングで、外部データ信号6を十分なセットアップホールド時間で以て取り込んだ後、内部クロック2に同期して、取り込んだ外部データを内部データ信号8として出力する。

Claim (excerpt)：

外部データ信号を入力する第1端子と、内部クロックを入力する第2端子と、前記第2端子に接続され、前記内部クロックを順次に遅延させて複数のディレイクロックを生成するディレイラインと、前記第1端子と前記ディレイラインとに接続され、前記複数のディレイクロックの内から前記外部データ信号が所定のレベルにある間にレベル変化を生じるものを一つ選択して、選択された前記ディレイクロックをセレクトクロックとして出力するクロックセレクト回路と、前記第1及び第2端子と前記クロックセレクト回路とに接続され、前記セレクトクロックの前記レベル変化に応じて前記外部データ信号を取込み、取込まれた前記外部データ信号をその位相を前記内部クロックに同期させて内部データ信号として出力するエラスティックストア回路とを、備えた同期回路。

IPC (4)：

H04L 7/00 ,  H04L 12/28 ,  H04Q 3/00 ,  H03K 5/14