Pat

J-GLOBAL ID：200903008843134480

半導体記憶装置

Inventor： 福田 達哉 ,  林越 正紀
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992175245
Publication number (International publication number)：1994021377
Application date： Jul. 02, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 設定値以上になった内部電源電圧IVを設定値に迅速に戻し、安定した内部電源電圧を得ることのできる半導体記憶装置を提供することを目的とする。【構成】 外部電源電圧を降圧する電源電圧降圧回路100において、内部電源電圧線1と内部電源電圧線2との間に接続される充電用トランジスタ3Pと、内部電源電圧線2とVss端子との間に接続される放電用トランジスタ6Nと、基準電圧Vref1と内部電源電圧IVとの比較に基づいて充電用トランジスタ3Pを制御する第1の差動増幅回路4と、基準電圧Vref1よりもわずかに高くされた第2の基準電圧Vref2と内部電源電圧IVとの比較に基づいて放電用トランジスタ6Nを制御する第2の差動増幅回路7とを備える。

Claim (excerpt)：

外部電源電圧を降圧した内部電源電圧により駆動されるメモリ回路を含む半導体記憶装置であって、外部電源電圧を供給する外部電源電圧線と内部電源電圧を供給する内部電源電圧線との間をオン/オフする第1のスイッチング手段、前記内部電源電圧線と接地端子との間をオン/オフする第2のスイッチング手段、前記内部電源電圧に対応して設定される第1の基準電圧を発生する第1の基準電圧発生手段、前記第1の基準電圧よりも僅かに高い電位にされる第2の基準電圧を発生する第1の基準電圧発生手段、前記内部電源電圧が前記発生された第1の基準電圧よりも高くなると前記第1のスイッチング手段をオフ状態にする第1の制御手段、および内部電源電圧が前記発生された第2の基準電圧よりも高くなると前記第2のスイッチング手段をオン状態にする第2の制御手段を含むことを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/10 481 ,  G11C 11/413 ,  G11C 11/407 ,  H01L 21/66

FI (2)：

G11C 11/34 335 A ,  G11C 11/34 354 F