Pat

J-GLOBAL ID：200903008910190772

半導体集積回路

Inventor： 酒井 善行
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1993067151
Publication number (International publication number)：1994283611
Application date： Mar. 26, 1993
Publication date： Oct. 07, 1994
Summary：

【要約】【目的】半導体集積回路の多層金属配線のモニタ部やテストパターン部の重なる位置に設けられる測定用電極部を接続するための大きなビアホールと配線パターンを接続するための小さなビアホールのエッチング速度のばらつきのため、層間絶縁膜の加工精度が低下する問題を解決する。【構成】大きい面積の電極部相互間の層間絶縁膜に設けられるビアホールを電極部周縁に沿って配置される複数個にし、単一のビアホールの大きさを配線パターン接続のための微細なビアホールとほぼ同じ大きさにして、エッチング速度を同等にする。

Claim (excerpt)：

層間絶縁膜を介して積層される二層の配線金属層の対向する領域が層間絶縁膜の貫通孔において接触して相互に接続されるものにおいて、接続される領域の面積が大きい場合、貫通孔が複数個設けられたことを特徴とする半導体集積回路。

IPC (3)：

H01L 21/90 ,  H01L 21/60 301 ,  H01L 29/44