Pat
J-GLOBAL ID：200903008920898803
A/Dコンバータのオフセット補償回路
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
佐藤 正美
Gazette classification：公開公報
Application number (International application number)：1992100636
Publication number (International publication number)：1993276036
Application date： Mar. 26, 1992
Publication date： Oct. 22, 1993
Summary：
【要約】【目的】 インターリーブ方式のA/Dコンバータにおいて、CPUのソフトウエア処理によらずに、各相間のオフセット補償を行う。【構成】 直流基準レベル発生回路2からの直流基準レベルと被変換アナログ入力信号とを切り換える切り換え回路3を設ける。基準相のA/Dコンバータ出力値の大きさと、当該オフセット補償を必要とする相のA/Dコンバータ出力値の大きさとの比較を行う比較回路25を設ける。比較回路25の出力に基づいてオフセット補償制御信号を形成する回路26,27を設ける。切り換え回路3が直流基準レベル発生回路2側に切り換えられたとき、オフセット補償制御信号により当該オフセット補償を必要とする相のA/Dコンバータ23の出力コードが、前記基準相のA/Dコンバータ12の出力コードに等しくなるようにオフセットレベルを追従させる帰還制御ループを構成する。
Claim (excerpt)：
直流基準レベル発生回路と、この直流基準レベル発生回路からの直流基準レベルと被変換アナログ入力信号とを切り換える切り換え回路と、この切り換え回路の出力信号が供給される基準相のA/D変換回路ブロックと、前記切り換え回路の出力信号が供給されるオフセット補償を必要とする1または複数相のA/D変換回路ブロックとを備え、前記オフセット補償を必要とする相のA/D変換回路ブロックの各々は、前記基準相のA/Dコンバータ出力をD/A変換したレベルと、当該オフセット補償を必要とする相のA/Dコンバータ出力をD/A変換したレベルとの比較を行う比較回路と、この比較回路の出力に基づいてオフセット補償制御信号を形成する回路と、前記比較回路と、前記オフセット補償制御信号を形成する回路とを含み、前記切り換え回路が前記直流基準レベル発生回路側に切り換えられたとき、前記オフセット補償制御信号により当該オフセット補償を必要とする相のA/Dコンバータの出力コードを、前記基準相のA/Dコンバータの出力コードに等しくするようにオフセットレベルを追従させる帰還制御ループとを備えるA/Dコンバータのオフセット補償回路。
Patent cited by the Patent：
Return to Previous Page
