Pat

J-GLOBAL ID：200903008933191652

SOI半導体装置の製造方法

Inventor： 池田 直史
Applicant, Patent owner： ソニー株式会社
Agent (1)： 尾川 秀昭
Gazette classification：公開公報
Application number (International application number)：1993027311
Publication number (International publication number)：1994224395
Application date： Jan. 24, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】【目的】 SOI半導体装置の製造方法において、犠牲酸化膜11のフッ酸によるウェットエッチングによって素子分離膜がオーバーエッチされることに起因してSOI層5と素子分離領域15との境界部においてゲート絶縁膜12に角部が生じそこが電界集中部となる虞れをなくす。【構成】 素子分離領域15の少なくとも表面部をシリコン酸化膜11よりもシリコン酸化膜用エッチング液として用いられるフッ酸によるエッチングレートが小さい材料、例えばシリコン窒化膜(素子間分離膜)14により形成する。

Claim (excerpt)：

第1の半導体基板の表面部の素子分離領域を選択的にエッチングし、該第1の半導体基板表面上に絶縁膜を形成し、該絶縁膜上に第2の半導体基板を接着し、上記第1の半導体基板の裏面を素子分離領域内を埋める上記絶縁膜をストッパとしてエッチングすることにより第1の半導体基板からなり上記素子分離領域により囲繞されたSOI層を形成し、該SOI層の表面に犠牲酸化膜を形成し、該犠牲酸化膜を除去し、該SOI層上にゲート絶縁膜を形成し、その後SOI層及び素子分離領域上にゲート電極となる層を形成するSOI半導体装置の製造方法において、素子分離領域の少なくとも表面部をシリコン酸化膜よりもシリコン酸化膜用エッチング液によるエッチングレートが小さい材料により形成することを特徴とするSOI半導体装置の製造方法

IPC (5)：

H01L 27/12 ,  H01L 21/265 ,  H01L 21/306 ,  H01L 21/318 ,  H01L 21/76

FI (2)：

H01L 21/265 W ,  H01L 21/265 J

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-064028
  
• 特開平3-188630
  
• 特開平4-299531
  
• 特開平2-177434