Pat

J-GLOBAL ID：200903008948968815

半導体集積回路

Inventor： 篠原 幸児
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1995025128
Publication number (International publication number)：1996222698
Application date： Feb. 14, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【目的】 スタンダードセル方式による半導体集積回路において行われるテストを簡略化できるようにすることを目的とする。【構成】 切り替え回路4〜7は、テストモード制御回路14から制御信号線57に出力された制御信号により、各出力端子およびテストモード端子との接続関係を切り替える。

Claim (excerpt)：

複数のマクロ回路が相互に接続して構成したスタンダードセル方式の半導体集積回路において、機能を実現するための回路ブロック、および、前記半導体集積回路内の他のマクロ回路へ接続して通常の信号が入出力される通常モード端子,前記半導体集積回路の外部に配置してテスト信号が入出力されるテストモード端子,前記回路ブロックに接続するマクロ回路信号端子,が接続してこれらの接続を切り替える切り替え回路を備えるマクロ回路と、外部からの制御信号により動作して前記切り替え回路の切り替え動作を制御するテストモード制御回路とを有することを特徴とする半導体集積回路。

IPC (5)：

H01L 27/04 ,  H01L 21/822 ,  G01R 31/28 ,  H01L 21/66 ,  H01L 21/82

FI (4)：

H01L 27/04 T ,  H01L 21/66 W ,  G01R 31/28 V ,  H01L 21/82 B

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭61-020350
  
• 特開平4-027883
  
• 特開平1-286462