Pat

J-GLOBAL ID：200903009065129844

薄膜トランジスタ及び液晶表示装置

Inventor： 福田 加一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993204896
Publication number (International publication number)：1995058335
Application date： Aug. 19, 1993
Publication date： Mar. 03, 1995
Summary：

【要約】【目的】 この発明は、製造工程の負担増加や歩留まりを低下させることなく、外部電荷による電界効果に対して影響を受けることのない薄膜トランジスタ及びこれを用いた液晶表示装置を提供することを目的とする。【構成】 この発明は、逆スタガード型薄膜トランジスタのチャネル半導体層の上部を覆う保護膜として、バンドギャップ1.9 〜3.0 eVの高抵抗半導体膜を用いることによって、外部電荷による影響をこの高抵抗半導体膜で吸収し、チャネル半導体層のバンドの曲りへの影響を低減することによって上記目的を達成する。

Claim (excerpt)：

基板上に形成されたゲート電極と、このゲート電極上にゲート絶縁膜を介して形成されたチャネル半導体層と、このチャネル半導体層上の中央部に形成されたチャネル保護膜と、前記チャネル半導体層の両端部に低抵抗半導体膜を介して形成されたソース電極及びドレイン電極と、前記チャネル保護膜と前記ソース電極及びドレイン電極を含む面に形成された保護膜とを少なくとも備えた薄膜トランジスタにおいて、前記チャネル半導体層または前記保護膜の少なくともいずれか一方にバンドギャップ1.9 〜3.0 eVの高抵抗半導体膜を有することを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

FI (2)：

H01L 29/78 311 H ,  H01L 29/78 311 N