Pat

J-GLOBAL ID：200903009128154763

利得制御回路

Inventor： 諸橋 英雄 ,  田辺 伸一 ,  松本 功
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997312256
Publication number (International publication number)：1999136051
Application date： Nov. 13, 1997
Publication date： May. 21, 1999
Summary：

【要約】【課題】広帯域で、制御直線性に優れ、しかもダイナミックレンジが広く、低電圧動作が可能な利得制御回路を提供する。【解決手段】利得制御範囲が一定範囲に制限されて互いに縦続接続された複数段の可変利得回路110,120,130と、複数段の可変利得回路に利得制御電圧を印加する制御電圧印加回路140と、複数段の可変利得回路に印加される各利得制御電圧に対してオフセット電圧を与えるオフセット電圧を供給するオフセット電圧供給回路150とを設け、複数段の可変利得回路の各段間を容量素子C101 ,C101x、C102 ,C102xにより結合する。

Claim (excerpt)：

利得制御範囲が一定範囲に制限されて互いに縦続接続された複数段の可変利得回路と、上記複数段の可変利得回路に利得制御電圧を印加する制御電圧印加回路と、上記複数段の可変利得回路に印加される各利得制御電圧に対してオフセット電圧を与えるオフセット電圧を供給するオフセット電圧供給回路とを有し、上記複数段の可変利得回路の各段間は容量素子により結合されている利得制御回路。

IPC (4)：

H03G 3/10 ,  H03F 3/34 ,  H03F 3/45 ,  H03G 11/00

FI (4)：

H03G 3/10 B ,  H03F 3/34 A ,  H03F 3/45 Z ,  H03G 11/00 B

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-079313
  
• 利得制御回路
  Gazette classification：公開公報   Application number：特願平6-201355   Applicant：ソニー株式会社