Pat

J-GLOBAL ID：200903009130763823

半導体装置の製造方法

Inventor： 荒井 利行 ,  中原 美和子
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 三品 岩男 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000267101
Publication number (International publication number)：2002075972
Application date： Sep. 04, 2000
Publication date： Mar. 15, 2002
Summary：

【要約】【課題】単結晶シリコン基板上に、SiO2を材料とする第1のゲート絶縁膜と、高誘電率の金属酸化物からなる第2のゲート絶縁膜を形成する半導体装置において、基板にダメージを与えることなく第2のゲート絶縁膜をエッチングする方法を提供する。【解決手段】金属酸化物からなる第2のゲート絶縁膜5の表面にイオンシースを形成することなく、塩素原子供与性ガスと接触させて反応させることにより、シリコン基板1にダメージを与えずにエッチング処理を行う。

Claim (excerpt)：

基板上に形成した高誘電率の金属酸化膜を加工した絶縁膜を備える半導体装置の製造方法であって、前記金属酸化膜に塩素を含むガスを接触させることで、該金属酸化膜をエッチング処理することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3065 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 21/336

FI (5)：

H01L 21/302 F ,  H01L 29/78 301 G ,  H01L 29/78 301 F ,  H01L 29/78 617 T ,  H01L 29/78 627 C

F-Term (48)：

5F004AA06 ,  5F004BA03 ,  5F004BB14 ,  5F004BB28 ,  5F004DA00 ,  5F004DA04 ,  5F004DA23 ,  5F004DB00 ,  5F004DB13 ,  5F004DB14 ,  5F004EB02 ,  5F040DA20 ,  5F040DC01 ,  5F040EC07 ,  5F040ED01 ,  5F040ED03 ,  5F040EF01 ,  5F040EK05 ,  5F040FA05 ,  5F040FC06 ,  5F040FC21 ,  5F110AA06 ,  5F110AA14 ,  5F110BB03 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110EE09 ,  5F110EE32 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF23 ,  5F110FF29 ,  5F110GG02 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK09 ,  5F110HK13 ,  5F110HK32 ,  5F110HK39 ,  5F110HM02 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ04 ,  5F110QQ11 ,  5F110QQ19