Pat

J-GLOBAL ID：200903009210755767

薄膜トランジスタ

Inventor： 山田 想
Applicant, Patent owner： 富士ゼロツクス株式会社
Agent (1)： 中村 智廣 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991242410
Publication number (International publication number)：1993055576
Application date： Aug. 29, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】 (修正有)【目的】ゲート電極とドレイン領域とのオーバーラップ領域における強電界を緩和するように、ゲート電極の形状を改良することにより、リーク電流の小さいポリシリコン薄膜トランジスタを提供することを目的とする。【構成】絶縁性基板1と、この絶縁性基板上に形成されるポリシリコンからなる活性層3と、上記絶縁性基板上の活性層の両側に形成されるソース・ドレイン領域4,5と、これら活性層及びソース・ドレイン領域を覆うゲート絶縁膜6と、このゲート絶縁膜上に活性層3よりも幅が狭く形成される第1のゲート電極7と、上記ゲート絶縁膜上の少なくともドレイン領域5側に形成される絶縁膜8と、上記第1のゲート電極7及び絶縁膜上に当該第1のゲート電極と接続した状態に形成され、絶縁膜を介して少なくともドレイン領域側に延びた形状に形成される第2のゲート電極10と、これら第1及び第2のゲート電極を覆う層間絶縁膜11とを具備するように構成した。

Claim (excerpt)：

絶縁性基板と、この絶縁性基板上に形成されるポリシリコンからなる活性層と、上記絶縁性基板上の活性層の両側に形成されるソース・ドレイン領域と、これら活性層及びソース・ドレイン領域を覆うゲート絶縁膜と、このゲート絶縁膜上に活性層よりも幅が狭く形成される第1のゲート電極と、上記ゲート絶縁膜上の少なくともドレイン領域側に形成される絶縁膜と、上記第1のゲート電極及び絶縁膜上に当該第1のゲート電極と接続した状態に形成され、絶縁膜を介して少なくともドレイン領域側に延びた形状に形成される第2のゲート電極と、これら第1及び第2のゲート電極を覆う層間絶縁膜とを具備することを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/784 ,  H01L 27/12