Pat
J-GLOBAL ID:200903009237758628

電源装置、及びこれを用いた液晶表示装置

Inventor:
Applicant, Patent owner:
Agent (1): 小池 隆彌
Gazette classification:公開公報
Application number (International application number):1999213254
Publication number (International publication number):2001042830
Application date: Jul. 28, 1999
Publication date: Feb. 16, 2001
Summary:
【要約】【課題】 オペアンプ回路1、2から成るウインドウコンパレータを用いた液晶駆動電源装置に於いて、オペアンプ回路が持つオフセットの影響でウインドウがキャンセルされ、出力バッファ5を構成するPチャネルMOSトランジスタQ100とNチャネルMOSトランジスタQ200に貫通電流が流れることを防止する。【解決手段】 PチャネルMOSトランジスタQ100がオン状態のときにNチャネルMOSトランジスタQ200のゲートを接地レベルに落とし、これによってNチャネルMOSトランジスタQ200をオフ状態にする貫通電流防止用トランジスタ3(NチャネルMOSトランジスタQ300)を設ける。
Claim (excerpt):
電源ノードに印加される電源電圧と接地ノードに印加される接地電圧との間の中間電圧を発生させる構成の電源装置であって、上記電源ノードと上記接地ノードとの間に接続された基準電圧発生用の複数の抵抗により、上記中間電圧の変動許容範囲の上限値及び下限値となる上限基準電圧及び下限基準電圧を発生させる基準電圧発生手段と、上記中間電圧と、上記上限基準電圧および下限基準電圧とを比較し、比較結果を出力する電圧比較手段と、上記電源ノードおよび接地ノードと上記中間電圧出力ノードとの間に、それぞれ接続され、上記電圧比較手段の出力によって導通制御されて、上記中間電圧の上記上限または下限基準電圧を超える変動を防止する一対のスイッチング手段とを有して成る電源装置に於いて、上記一対のスイッチング手段を介して、上記電源ノードと接地ノード間に生じる貫通電流を抑制するための貫通電流抑制手段を設けて成ることを特徴とする電源装置。
IPC (4):
G09G 3/36 ,  G02F 1/133 520 ,  G05F 1/618 310 ,  G09G 3/20 612
FI (4):
G09G 3/36 ,  G02F 1/133 520 ,  G05F 1/618 310 ,  G09G 3/20 612 E
F-Term (47):
2H093NA07 ,  2H093NC04 ,  2H093NC21 ,  2H093ND39 ,  2H093ND60 ,  5C006AF46 ,  5C006AF51 ,  5C006AF67 ,  5C006BB11 ,  5C006BF14 ,  5C006BF25 ,  5C006BF32 ,  5C006BF34 ,  5C006BF43 ,  5C006BF45 ,  5C006BF46 ,  5C006EB05 ,  5C006FA14 ,  5C006FA20 ,  5C006FA33 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080DD26 ,  5C080DD28 ,  5C080DD29 ,  5C080FF03 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ05 ,  5H430BB03 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430EE07 ,  5H430EE12 ,  5H430EE17 ,  5H430FF08 ,  5H430FF12 ,  5H430GG09 ,  5H430HH03 ,  5H430JJ07 ,  5H430LA08 ,  5H430LA26
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page