Pat

J-GLOBAL ID：200903009262856707

浮遊ゲート型不揮発性半導体メモリ装置の製造方法

Inventor： 竹内 信善
Applicant, Patent owner： 日本鋼管株式会社
Agent (1)： 長谷川 和音
Gazette classification：公開公報
Application number (International application number)：1995311781
Publication number (International publication number)：1997153557
Application date： Nov. 30, 1995
Publication date： Jun. 10, 1997
Summary：

【要約】【課題】ソース領域およびドレイン領域で夫々要求される特性に応じて適正化されたシリサイド層を有する浮遊ゲート型不揮発性半導体メモリ装置を提供する。【解決手段】シリコン基板11上にはフィールド酸化膜12が選択的に形成されている。シリコン基板11上には、ゲート酸化膜13が形成されている。ゲート酸化膜13上にはポリシリコン膜からなるゲート電極14が形成されている。ゲート電極14の表面上にはシリサイド層15が形成されている。ゲート電極15の側面部にはスペーサー酸化膜16,17が形成されている。シリコン基板11には、チャンネル領域18を挟んでソース領域19およびドレイン領域20が形成されている。ソース領域19およびドレイン領域20には、夫々、シリサイド層21、22が形成されている。ドレイン側シリサイド層22の深さD2は、ソース側シリサイド層21の深さD1よりも浅く形成されている。

Claim (excerpt)：

チャンネル領域を挟んで形成されたソース領域およびドレイン領域、前記チャンネル領域の上方に設けられたシリコンで構成されたフローティングゲートを具備するシリコン基板上に、シリコンとの反応によりシリサイドを形成し得るシリサイド形成金属で構成される第1金属層を形成する工程、前記第1金属層上であって少なくとも前記ドレイン領域の上側を含み前記ソース領域の上側を除く領域にシリサイド化反応を抑制する反応抑制層を形成する工程、前記反応抑制層を含む前記第1金属層上に前記シリサイド形成金属で構成される第2金属層を形成する工程、前記シリコン基板に熱処理を施して前記ソース領域と前記第1金属層および前記第2金属層との間、前記ドレイン領域と前記第1金属層との間、並びに、前記フローティングゲートと前記第1金属層または前記第1金属層および前記第2金属層の両方と第1ポリシリコン層との間でのシリサイド化反応により前記ソース領域、前記ドレイン領域および前記フローティングゲートにシリサイド層を夫々形成する工程、前記フローティングゲートの表面に形成されたシリサイド層上に絶縁層を形成する工程、および、前記絶縁層上にフローティングゲートを形成する工程を具備することを特徴とする浮遊ゲート型不揮発性半導体メモリ装置の製造方法。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/28 301 ,  H01L 27/115

FI (3)：

H01L 29/78 371 ,  H01L 21/28 301 T ,  H01L 27/10 434