Pat

J-GLOBAL ID：200903009308196553

チョッパコンパレータ回路

Inventor： 進藤 泰之
Applicant, Patent owner： 株式会社リコー
Agent (1)： 鳥居 洋
Gazette classification：公開公報
Application number (International application number)：1997025253
Publication number (International publication number)：1998224190
Application date： Feb. 07, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】 回路規模の増大化及び回路生成のプロセスの複雑化を防止しつつ、高精度なチョッパコンパレータ回路を提供すること。【解決手段】 前記チョッパコンパレータ回路は、コンデンサの一端部側に入力電圧を選択的に印加するMOSトランジスタ1と、コンデンサの他端部側に所定電圧を選択的に印加するMOSトランジスタ3とを備える。MOSトランジスタ1のゲート電極11のゲート長L1、ゲート幅W1及びゲート電極11までの配線の長さX1は、MOSトランジスタ3のゲート電極13のゲート長L3、ゲート幅W3及びゲート電極13までの配線の長さX3よりも長くなるように形成される。これによって、MOSトランジスタ3をMOSトランジスタ1よりも速くオフ状態にすることができ、MOSトランジスタ1によるクロックフィードスルー電荷の充電を防止できる。

Claim (excerpt)：

コンデンサと、入力電圧を前記コンデンサの一端に選択的に印加する第1の電界効果トランジスタと、基準電圧を前記コンデンサの一端に選択的に印加する第2の電界効果トランジスタと、所定電圧を前記コンデンサの他端に選択的に印加する第3の電界効果トランジスタとを備え、前記第1の電界効果トランジスタ及び前記第3の電界効果トランジスタがオン状態のときに、前記第2の電界効果トランジスタをオフ状態にして前記入力電圧に対応した電荷を前記コンデンサに充電し、前記第1の電界効果トランジスタ及び前記第3の電界効果トランジスタがオフ状態のときに、前記第2の電界効果トランジスタをオン状態にして前記基準電圧に対応して前記コンデンサが電荷を充電又は放電できるように構成し、第3の電界効果トランジスタの方が第1の電界効果トランジスタよりも速くオフ状態となるように、第1の電界効果トランジスタ及び第3の電界効果トランジスタのゲート電極部のレイアウト形状を設定したことを特徴とするチョッパコンパレータ回路。

IPC (3)：

H03K 5/08 ,  G01R 19/165 ,  H03H 19/00

FI (3)：

H03K 5/08 T ,  G01R 19/165 A ,  H03H 19/00