Pat

J-GLOBAL ID：200903009320436462

半導体装置の製造方法

Inventor： 市之瀬 修二 ,  平野 伸治
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 森 哲也 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992139058
Publication number (International publication number)：1993335299
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】優れたカバレッジ特性及び平坦化特性を有すると共に、膜質が良好な層間絶縁膜または保護絶縁膜を形成する半導体装置の製造方法を提供する。【構成】配線3か形成された半導体基板1上に、第1の絶縁膜(P-TEOS膜)4、第2の絶縁膜(P-SiO2 膜)5を連続して形成し、第2の絶縁膜(P-SiO2 膜)5上に、第3の絶縁膜(O3 -TEOS膜)6を形成する。

Claim (excerpt)：

段差を有する半導体基板上に、層間絶縁膜または保護絶縁膜を形成する半導体装置の製造方法において、前記半導体基板に、有機シランを含むガスを用いたプラズマ気相成長法を行い、当該半導体基板上に、第1の絶縁膜を形成する第1工程と、これに連続して、モノシランを含むガスを用いたプラズマ気相成長法を行い、当該第1の絶縁膜上に、第2の絶縁膜を形成する第2工程と、前記第2の絶縁膜が形成された半導体基板に、有機シラン及びオゾンを含むガスを用いた気相成長法を行い、当該第2の絶縁膜上に、第3の絶縁膜を形成する第3工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/316 ,  H01L 21/90