Pat

J-GLOBAL ID：200903009448681079

液晶パネル

Inventor： 田中 義規 ,  小林 哲也 ,  林 省吾 ,  山口 久
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993015762
Publication number (International publication number)：1994230422
Application date： Feb. 03, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】 液晶パネルに関し,ドレインバスと画素電極間の重畳により生じる寄生容量による画素電圧の変動を完全にキャンセルし,表示品質を低下させることなく高開口率化して光利用効率を向上することを目的とする。【構成】 1)マトリクス状に配列されたゲートバス1およびドレインバス2と,両方のバスの交差部に設けられた薄膜トランジスタと,ドレインバス上に絶縁膜7を介して左右に隣接するドレインバスに重なるように配置された画素電極4とを有し,画素電極とドレインバス間の左右の重畳部の寄生容量が等しくなるように構成する,2)透明電極を有する対向電極側に,少なくとも前記薄膜トランジスタと画素電極/ゲートバス間とを遮蔽する遮光膜が該ゲートバスに平行に且つ前記ドレインバス方向に分割されて配置されているように構成する。

Claim (excerpt)：

マトリクス状に配列されたゲートバス(1) およびドレインバス(2) と,両方のバスの交差部に設けられた薄膜トランジスタと,ドレインバス上に絶縁膜(7) を介して左右に隣接するドレインバスに重なるように配置された画素電極(4)とを有し,画素電極とドレインバス間の左右の重畳部の寄生容量が等しくなるように構成されていることを特徴とする液晶パネル。

IPC (2)：

G02F 1/136 500 ,  H01L 29/784