Pat

J-GLOBAL ID：200903009502021136

半導体装置およびその製造方法

Inventor： 伊藤 史人 ,  長尾 浩一 ,  隈川 隆博 ,  ▲濱▼谷 毅 ,  松村 和彦 ,  山田 雄一郎 ,  野村 徹
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 森本 義弘
Gazette classification：公開公報
Application number (International application number)：2002087247
Publication number (International publication number)：2003282817
Application date： Mar. 27, 2002
Publication date： Oct. 03, 2003
Summary：

【要約】【課題】 半導体素子を積層する半導体装置において、配線長を抑えて動作速度を高速化し、半導体装置の容積を抑制し、半導体基板のクラックを防ぎ半導体装置の信頼性を向上させ、工程内での取り扱いを安易にすることを目的とする。【解決手段】 半導体素子2と半導体素子3の間をビア1と電極により直接導通させることができるため、配線長を抑えて動作速度を高速化することができる。また、半導体素子2の裏面凹形状部に半導体素子3を積層して実装するため、実装面積を大幅に削減することが可能となると共に、バックグラインドを用いて容易に任意の厚みまで薄肉化することができるために、半導体装置の容積を抑制することができる。

Claim (excerpt)：

裏面を凹形状に形成した第1の半導体素子を有し、前記第1の半導体素子の凹形状部に1または2以上の電子部品を実装することを特徴とする半導体装置。

IPC (5)：

H01L 25/065 ,  H01L 21/301 ,  H01L 25/04 ,  H01L 25/07 ,  H01L 25/18

FI (4)：

H01L 25/08 Z ,  H01L 25/04 Z ,  H01L 21/78 F ,  H01L 21/78 A