Pat

J-GLOBAL ID：200903009506079783

マスクパターンデータ生成装置、マスクパターン生成方法、および半導体集積回路装置

Inventor： 金平 裕介 ,  佐藤 貴雄 ,  成富 宣秀
Applicant, Patent owner： 三菱電機株式会社 ,  三菱電機システムエル・エス・アイ・デザイン株式会社
Agent (1)： 田澤 博昭 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998132470
Publication number (International publication number)：1999191593
Application date： May. 14, 1998
Publication date： Jul. 13, 1999
Summary：

【要約】【課題】 従来のマスクパターンデータ生成装置ではウェル壁とボトムウェルへの電流供給用の配線・コンタクトホール等は自動生成できないという課題があった。【解決手段】 領域指定手段にて指定される第1の集積回路形成領域の情報と、ボトムウェルパターン生成手段にて生成されるマスクパターンにおけるボトムウェルの情報に基づいて、第1の集積回路形成領域に形成される第1の集積回路を囲い、かつ半導体基板の表面からボトムウェルに到達する第2導電型のウェル壁を形成するように構成した。

Claim (excerpt)：

第1の基板電位が印加される第1導電型の第1のウェル領域に第2導電型のMOSトランジスタが形成される第1の集積回路形成領域、および上記第1の基板電位とは異なる電位からなる第2の基板電位が印加される第1導電型の第2のウェル領域に形成される第2導電型のMOSトランジスタが形成される第2の集積回路形成領域を有する第1導電型の半導体基板の表面に対して、上記第1の集積回路形成領域および上記第2の集積回路形成領域を指定する領域指定手段と、上記半導体基板の第1の集積回路形成領域全域に亘って上記第1のウェル領域の下に位置する第2導電型のボトムウェルを形成するためのマスクパターンを生成するボトムウェルパターン生成手段と、上記領域指定手段にて指定される上記第1の集積回路形成領域の情報と上記ボトムウェルパターン生成手段にて生成されるマスクパターンにおけるボトムウェルの情報に基づいて、上記第1の集積回路形成領域に形成される第1の集積回路を囲い、かつ上記半導体基板の表面から上記ボトムウェルに到達する第2導電型のウェル壁を形成するためのマスクパターンを生成するウェル壁パターン生成手段とを備えたマスクパターンデータ生成装置。

IPC (4)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 21/82 C ,  G06F 15/60 658 N ,  H01L 27/04 A