Pat

J-GLOBAL ID：200903009524053660

絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路

Inventor： 村田 年生 ,  河路 佐智子 ,  石子 雅康
Applicant, Patent owner： 株式会社豊田中央研究所
Agent (1)： 布施 行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999304942
Publication number (International publication number)：2001127286
Application date： Oct. 27, 1999
Publication date： May. 11, 2001
Summary：

【要約】【課題】 ラッチアップを防止でき、かつON電圧を低減することができるIGBTを提供すること。【解決手段】 IGBT1の領域26aには、n+型シリコン単結晶領域28が形成されている。n+型シリコン単結晶領域28とp型ベース領域14aとで形成されるバリアは、ホールがn+型シリコン単結晶領域28からp型ベース領域14aに拡散できない値である。IGBT1の領域26bには、n+型エミッタ領域16a、16bが形成されていない。

Claim (excerpt)：

互いに分離された複数の分離領域を備えた絶縁ゲート型半導体装置において、第1導電型の第1半導体領域、第2導電型の第2半導体領域および第2導電型の第3半導体領域を備え、少なくとも一つの前記分離領域は、前記第1半導体領域および前記第2半導体領域を含み、前記第1半導体領域からは、第1導電型のキャリアが供給され、少なくとも一つの前記分離領域は、前記第3半導体領域を含み、前記第3半導体領域を含む前記分離領域には、第1導電型のキャリアを供給する領域が設けられていない、絶縁ゲート型半導体装置。

FI (3)：

H01L 29/78 652 H ,  H01L 29/78 653 A ,  H01L 29/78 655 A

Patent cited by the Patent：

Cited by examiner (1)

• トレンチゲート付き半導体装置
  Gazette classification：公開公報   Application number：特願2000-294986   Applicant：株式会社東芝