Pat
J-GLOBAL ID：200903009532361756
半導体装置及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
碓氷 裕彦
Gazette classification：公開公報
Application number (International application number)：1995067972
Publication number (International publication number)：1995321319
Application date： Mar. 27, 1995
Publication date： Dec. 08, 1995
Summary：
【要約】【目的】 選択酸化に先立ちエッチングにより溝を形成しその溝を含む領域を選択酸化し、この溝の側面をチャネル部とする工程を有する半導体装置の製造方法において、低オン電圧が達成できる半導体装置の製造方法を得ることにある。【構成】 窒化シリコン膜63をマスクとして溝64の部分を熱酸化する。この酸化によりLOCOS酸化膜65が形成され、同時にLOCOS酸化膜65によって喰われたn- 型エピタキシャル層2の表面にU溝50が形成され、かつ溝50の形状が確定する。この時、ケミカルドライエッチング工程で形成された屈曲部709は、溝の側面に屈曲710として残る。次に、接合深さ0.5〜1μm熱拡散し、n+ 型ソース層4を形成し、同時にチャネル5も設定する。この熱拡散により得られる接合深さは、図14に示すように、前記エッチング時に形成され、前記選択酸化後まで溝側面に残った屈曲部710よりも深く設定する。
Claim (excerpt)：
第1導電型の半導体基板の主表面上に、所定領域に開口部を有するマスクを形成するマスク形成工程と、前記マスクの開口部を通して前記半導体基板をエッチングし、前記半導体基板に、前記開口部よりも広い入口部分を有する第1の溝を形成するエッチング工程と、前記第1の溝を含む領域を選択酸化することにより、前記第1の溝の表面、および前記マスクと前記半導体基板との間に所定厚さの選択酸化膜を形成し、かかる選択酸化膜形成時に、前記半導体基板における前記選択酸化膜との境界面に屈曲部が形成される選択酸化工程と、前記選択酸化膜の側面に接する前記半導体基板表面を含むように前記主表面側から第2導電型の不純物を拡散させてベース層を形成し、また前記第1の溝における前記ベース層内の前記屈曲部より深い領域にチャネル領域を形成するように、前記ベース層内における前記主表面から前記屈曲部よりも深い領域まで第1導電型の不純物を拡散させて第1導電型のソース層を形成する不純物導入工程と、前記選択酸化膜を除去して、前記第1の溝よりも深い所定深さを有する第2の溝を形成する選択酸化膜除去工程と、前記第2の溝表面にゲート酸化膜を介してゲート電極を形成し、前記ソース層及び前記ベース層に電気的に接触するソース電極を形成し、前記半導体基板の他主面側に電気的に接触するドレイン電極とを形成する電極形成工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 29/78 653 A
, H01L 29/78 658 B
