Pat
J-GLOBAL ID：200903009545590304
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1995191654
Publication number (International publication number)：1996130315
Application date： Jul. 27, 1995
Publication date： May. 21, 1996
Summary：
【要約】【目的】極めて微細なSOI-MOSトランジスタおよびその製造方法を得る。【構成】支持基板1上に厚い酸化膜2、外部から絶縁された半導体膜31、拡散阻止絶縁膜として作用する薄い酸化膜21および薄いSOI層3を順次形成し、SOI層3に、MOSトランジスタのドレイン拡散層9、10およびソース拡散層8、11を形成する。上記MOSトランジスタのチャネルの下方の上記薄い酸化膜21には、チャネルと同じ導電型を有する高不純物濃度領域38が形成される。【効果】MOSトランジスタの短チャネル効果が抑制され、ソース・ドレイン耐圧が向上し、さらにドレイン接合容量が低下するので、極めて微細なMOSトランジスタをSOI層に形成できる。
Claim (excerpt)：
支持基板の表面上に形成された第1の絶縁膜と、当該第1の絶縁膜上に形成されると共に外部から絶縁された半導体膜と、当該半導体膜上に形成された第2の絶縁膜と、当該第2の絶縁膜上に形成された単結晶半導体膜と、当該単結晶半導体膜内に所定の間隔を介してそれぞれ形成された上記単結晶半導体膜と反対導電型を有する領域と、上記単結晶半導体膜上に形成された第3の絶縁膜と、当該第3の絶縁膜上に形成された電極を有することを特徴とする半導体装置。
IPC (3)：
H01L 29/786
, H01L 27/12
, H01L 21/336
H01L 29/78 626 C
, H01L 29/78 616 A
, H01L 29/78 616 S
, H01L 29/78 627 D
Cited by examiner (7)
Show all
Return to Previous Page
