Pat

J-GLOBAL ID：200903009550174130

薄膜半導体装置の製造方法

Inventor： 宮坂 光敏
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 上柳 雅誉 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001110438
Publication number (International publication number)：2002016083
Application date： Oct. 07, 1991
Publication date： Jan. 18, 2002
Summary：

【要約】【課題】良好なトランジスタ特性を有する薄膜半導体装置を安価で安定的に製造する事。【解決手段】チャンネル部シリコン膜をLPCVD法で堆積した後還元性雰囲気下で降温する。この降温を予備室で行う。本発明に依り良好な薄膜半導体装置を安価で安定的に製造出来る。

Claim (excerpt)：

少なくとも表面が絶縁性物質で有る基板の一方面上にシリコン膜半導体層を形成し、この半導体層をトランジスタの能動層とする薄膜半導体装置の製造方法に於いて、該シリコン膜を減圧化学気相堆積法(LPCVD法)にて堆積する際、該シリコン膜堆積後、該基板を包容する環境を還元性雰囲気下に維持したまま該基板温度を500°C以下迄下げる工程を含む事を特徴とする薄膜半導体装置の製造方法。

IPC (5)：

H01L 21/336 ,  C23C 16/24 ,  H01L 21/205 ,  H01L 29/786 ,  G02F 1/1368

FI (4)：

C23C 16/24 ,  H01L 21/205 ,  G02F 1/1368 ,  H01L 29/78 618 A

F-Term (59)：

2H092KA04 ,  2H092MA07 ,  2H092MA35 ,  2H092NA22 ,  4K030BA29 ,  4K030CA06 ,  4K030CA12 ,  4K030FA02 ,  4K030JA06 ,  4K030JA09 ,  4K030JA10 ,  4K030LA15 ,  4K030LA18 ,  5F045AA06 ,  5F045AA08 ,  5F045AB02 ,  5F045AB03 ,  5F045AB32 ,  5F045AB33 ,  5F045AC01 ,  5F045AD10 ,  5F045AE15 ,  5F045AE29 ,  5F045AF07 ,  5F045BB08 ,  5F045CA05 ,  5F045DP19 ,  5F045DQ05 ,  5F045EB08 ,  5F045EB13 ,  5F045EB17 ,  5F045EE14 ,  5F045EK22 ,  5F110AA30 ,  5F110BB01 ,  5F110CC05 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110FF02 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG44 ,  5F110GG47 ,  5F110GG57 ,  5F110GG58 ,  5F110GG60 ,  5F110HK09 ,  5F110HK14 ,  5F110HK25 ,  5F110HK37 ,  5F110NN02 ,  5F110QQ09

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-072669
  
• 特開昭58-070831
  
• 特開昭60-113921