Pat
J-GLOBAL ID：200903009631418905
内部電源電位発生回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1993306517
Publication number (International publication number)：1994295211
Application date： Dec. 07, 1993
Publication date： Oct. 21, 1994
Summary：
【要約】【目的】 制御信号が活性化するとすぐに内部電源電位を供給し、低消費電力の内部電源電位発生回路を得る。【構成】 制御回路300からの第1の制御信号φ1 を受け、この信号がHレベルのとき基準電位発生回路200からの基準電位Vref と内部電源電位intVccとの差動増幅信号φ2 をドライバ用pチャネルMOSトランジスタ412aのゲート電極に出力し、第1の制御信号φ1 がLレベルのとき動作を停止する差動増幅回路411、および第1の制御信号φ1 がLレベルのときドライバ用pチャネルMOSトランジスタ412aのゲート電極に外部電源電位extVccより降圧用pチャネルMOSトランジスタ413baの閾値電圧の絶対値|Vtp1 |だけ低い電位を出力し、非導通状態にさせるゲート電位供給回路413を備える。
Claim (excerpt)：
基準電位が印加される第1の入力ノードと、内部電源電位が現れる内部電源電位ノードにおける内部電源電位に応じた電位を受ける第2の入力ノードとを有し、2値レベルからなる第1の制御信号の一方のレベルを受けることにより活性化され、上記第1の入力ノードに与えられた電位が上記第2の入力ノードに与えられた電位より高いと所定電位より低いレベルとなり、上記第1の入力ノードに与えられた電位が上記第2の入力ノードに与えられた電位より低いと上記所定電位より高いレベルとなる第2の制御信号を出力し、上記第1の制御信号の他方のレベルを受けると非活性化される差動増幅手段、上記内部電源電位より高い電源電位が印加される電源電位ノードと上記内部電源電位ノードとの間に接続され、ゲート電極に上記差動増幅手段からの第2の制御信号を受け、この第2の制御信号が上記所定電位より高いレベルのとき非導通状態とされ、上記所定電位より低いレベルのとき導通状態とされるドライバ用pチャネルMOSトランジスタ、上記第1の制御信号を受け、この第1の制御信号が他方のレベルであるとき、上記ドライバ用pチャネルMOSトランジスタのゲート電極に、上記所定電位以上かつ上記電源電位ノードに与えられる電源電位より低い電位を与えるためのゲート電位供給手段を備えた内部電源電位発生回路。
IPC (4)：
G05F 1/56 310
, G11C 11/413
, G11C 11/407
, H02J 1/00 307
G11C 11/34 335 A
, G11C 11/34 354 F
