Pat

J-GLOBAL ID：200903009695841135

半導体装置の製造方法

Inventor： 宇佐美 光雄 ,  田勢 隆
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1999058066
Publication number (International publication number)：2000260745
Application date： Mar. 05, 1999
Publication date： Sep. 22, 2000
Summary：

【要約】 (修正有)【課題】シリコンオンインシュレータウェハを利用して薄型半導体をに加工する際に、表面のデバイス層をエッチャントがアッタクしないように強力な表面保護処理をする必要があっために経済的かつ能率のよい薄型加工が困難であった。【解決手段】シリコンオンインシュレータウェハ14の主面側を接着層をもつシート13によって固定して、上記ウェハの主面と逆の面を吹き上げガイド16からのエッチャントにさらし、上記エッチャントは上記ウェハの周囲から上記接着層に触れないように吸い込ませる。

Claim (excerpt)：

シリコンオンインシュレータウェハの主面側を接着層をもつシートによって固定して、上記ウェハの主面と逆の面を吹き上げガイドからのエッチャントにさらし、上記エッチャントを上記ウェハの周囲から上記接着層に触れないように吸い込むことを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/306 B ,  H01L 21/306 J

F-Term (10)：

5F043AA02 ,  5F043BB02 ,  5F043DD13 ,  5F043DD30 ,  5F043EE07 ,  5F043EE08 ,  5F043EE24 ,  5F043EE33 ,  5F043EE35 ,  5F043GG10