Pat

J-GLOBAL ID：200903009794199186

多層回路基板

Inventor： 加茂谷 嘉泰 ,  佐々木 雄一 ,  浅川 忠隆 ,  吹野 正弘
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993190317
Publication number (International publication number)：1995045745
Application date： Jul. 30, 1993
Publication date： Feb. 14, 1995
Summary：

【要約】【目的】 ダイパッドの下にサーマルビアが設けられていても、それによって信号線パターンの引き回しが疎外されることがなく、また、信号線パターンを通る信号の耐ノイズ性を向上させることができるような多層回路基板を得る。【構成】 半導体ベアチップが実装される多層回路基板の構造を以下のようにした。半導体ベアチップを多層回路基板に実装するダイパッドの下に導電性材料が充填されることによりサーマルビアを形成するサーマルビア貫通孔を、その貫通孔断面の基板に対する投影面積がダイパッド断面の基板に対する投影面積に比しある面積割合となるように、そのサーマルビアは接地線パターンと導通させる。また、サーマルビア間に信号線パターンを設定する。そして同一の層においてそれらサーマルビア同士を導通パターンでつなぐ構成とする。

Claim (excerpt)：

複数の絶縁層から一体的に成型された、半導体ベアチップが実装される多層回路基板において、前記半導体ベアチップで発生した熱を伝えるために、前記半導体ベアチップが実装される位置に対応して設けられた、導電性材料が充填されることによりサーマルビアを形成する複数のサーマルビア貫通孔と、前記サーマルビア貫通孔の位置に対応して前記多層回路基板内のいずれかの絶縁層に設けられた、サーマルビア貫通孔の周囲に形成された複数のランド部と、前記半導体ベアチップが実装される位置に対応した前記多層回路基板内のいずれかの絶縁層内における、サーマルビア貫通孔同士の間、ランド部同士の間、およびサーマルビア貫通孔とランド部との間の少なくとも1つの間に設けられた信号線パターンとを備えたことを特徴とする多層回路基板。

IPC (3)：

H01L 23/12 ,  H01L 23/522 ,  H05K 3/46

FI (3)：

H01L 23/12 N ,  H01L 23/12 J ,  H01L 23/52 B