Pat

J-GLOBAL ID：200903009812642912

整合型アンプ

Inventor： 藤代 博記 ,  山田 弘美
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1996128433
Publication number (International publication number)：1997312535
Application date： May. 23, 1996
Publication date： Dec. 02, 1997
Summary：

【要約】【課題】 整合型アンプの電力利得特性を平坦化する。【解決手段】 利得平坦化回路20は、マイクロストリップライン44およびラジアルスタブ46を具えており、マイクロストリップライン44の一端は、入力端子32および出力端子36間を結合する入力ライン48にa点において接続される。マイクロストリップライン44の別の一端は、ラジアルスタブ46にb点において接続される。入力端子34および出力端子38間は、共通ライン30で結合されている。

Claim (excerpt)：

電界効果トランジスタの入力端子側に該電界効果トランジスタと信号源とのインピーダンス整合を図るための入力整合回路を具えており、前記電界効果トランジスタの出力端子側に該電界効果トランジスタと負荷インピーダンスとのインピーダンス整合を図るための出力整合回路を具えており、利得周波数帯域の上限における周波数f<SB>2</SB> に対応する波長をλ<SB>2</SB> とした整合型アンプにおいて、前記入力整合回路と前記信号源との間または前記出力整合回路と前記負荷インピーダンスとの間に分布定数線路とスタブとを有する利得平坦化回路を具えており、前記入力整合回路と前記信号源とを結合する入力ラインまたは前記出力整合回路と前記負荷インピーダンスとを結合する出力ラインに前記分布定数線路の一端が接続され、該分布定数線路の前記一端とは反対側の一端に前記スタブが接続されており、前記分布定数線路の前記入力ラインまたは前記出力ラインとの接続点および前記スタブとの接続点の間の前記分布定数線路の線路長L<SB>1</SB> は前記波長λ<SB>2</SB> を用いて、L<SB>1</SB> <(2s+1)λ<SB>2</SB> /4となるように設定されており(但し、sはs≧0を満たす整数。)、前記スタブの線路長L<SB>2</SB> は前記波長λ<SB>2</SB> を用いて、L<SB>2</SB> <(2s+1)λ<SB>2</SB> /4となるように設定されていることを特徴とする整合型アンプ。

IPC (3)：

H03F 3/60 ,  H01P 5/02 603 ,  H01P 5/08

FI (3)：

H03F 3/60 ,  H01P 5/02 603 E ,  H01P 5/08 L