Pat

J-GLOBAL ID：200903009818967104

半導体装置の製造方法

Inventor： 高梨 剛
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995341528
Publication number (International publication number)：1997181312
Application date： Dec. 27, 1995
Publication date： Jul. 11, 1997
Summary：

【要約】【課題】ソース・ドレインがLDD構造を有し、ホットキャリア耐性の高いMOS型トランジスタの製造方法を提供する。【解決手段】LDD構造を持つMOS型トランジスタを構成要素とする半導体装置の製造方法において、半導体基板上で、多結晶シリコンのゲート電極を形成する工程と、前記半導体基板上で、前記ゲート電極をマスクとして高濃度不純物を含むソース・ドレインを形成する工程と、前記のゲート電極を熱酸化する工程と、前記熱酸化工程によって酸化されたゲート電極側壁の酸化膜をドライエッチングで除去する工程と、前記側壁の酸化膜を除去した後の前記ゲート電極をマスクとして低濃度不純物を含むソース・ドレインを形成する工程とを含み、ソース・ドレイン近傍のゲート酸化膜を他の部分よりも厚く形成する。

Claim (excerpt)：

LDD構造を持つMOS型トランジスタを構成要素とする半導体装置の製造方法において、半導体基板上にゲート酸化膜を介して多結晶シリコンのゲート電極を形成する工程と、前記半導体基板上であり前記ゲート電極に対しセルフアラインに高濃度不純物を含むソース・ドレインを形成する工程と、前記のゲート電極を熱酸化する工程と、前記熱酸化工程によって酸化されたゲート電極の側壁の酸化膜をドライエッチングで除去する工程と、前記側壁の酸化膜を除去した後のゲート電極に対しセルフアラインに低濃度不純物を含むソース・ドレインを形成する工程とを含み、前記ソース・ドレイン近傍のゲート酸化膜を他の部分のゲート酸化膜より厚く形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (4)：

H01L 29/78 301 L ,  H01L 29/78 301 G ,  H01L 29/78 301 P ,  H01L 29/78 301 Y