Pat

J-GLOBAL ID：200903009986684517

半導体レーザの製造方法

Inventor： 櫛部 光弘 ,  船水 将久 ,  高岡 圭児 ,  阪口 眞弓
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992002112
Publication number (International publication number)：1993190970
Application date： Jan. 09, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 コンタクト抵抗の低減により素子抵抗を低減させることができ、素子特性及び信頼性の向上をはかり得る半導体レーザの製造方法を提供すること。【構成】 ダブルヘテロ構造を有する半導体レーザの製造方法において、InP基板30上にp型不純物の拡散を抑制するためのn型InP拡散抑制層31を形成したのち、拡散抑制層31上に該層31よりもキャリア濃度の低いp型のInGaAs基板側コンタクト層32を形成し、次いで基板側コンタクト層32上にp型InPクラッド層33,MQWの活性層34,InGaAsO光ガイド層35及びn型InPクラッド層36からなるダブルヘテロ構造部を形成し、次いでダブルヘテロ構造部上にn型InGaAsコンタクト層37を形成し、次いで基板30及び拡散抑制層31を除去した後、基板側コンタクト層32の裏面にp側電極を形成し、さらにコンタクト層37上にn側電極を形成することを特徴とする。

Claim (excerpt)：

半導体基板上に第1導電型のコンタクト層を形成する工程と、前記コンタクト層上に第1導電型のクラッド層,活性層及び第2導電型のクラッド層からなるダブルヘテロ構造部を形成する工程と、前記ダブルヘテロ構造部上に第2導電型のコンタクト層を形成する工程と、前記基板を除去した後、前記第1導電型のコンタクト層の裏面に第1の電極を形成する工程と、前記第2導電型のコンタクト層上に第2の電極を形成する工程とを含むことを特徴とする半導体レーザの製造方法。