Pat

J-GLOBAL ID：200903010106243230

リセット信号による集積回路のモード設定方式

Inventor： 尾俣 治義
Applicant, Patent owner： 富士通株式会社
Agent (1)： 京谷 四郎
Gazette classification：公開公報
Application number (International application number)：1992109951
Publication number (International publication number)：1993304255
Application date： Apr. 28, 1992
Publication date： Nov. 16, 1993
Summary：

【要約】【目的】 集積回路の端子数を削減し、高集積化を可能とするとともに、パッケージ・サイズの縮小化を図り、高密度実装を可能とすること。【構成】 集積回路1のモードを設定する場合には、部分的機能リセット信号入力端子3よりクロック信号を入力する。バイナリ・カウンタ4aないし4nは部分的機能リセット信号入力端子3より入力されるクロック信号によりカウント・アップし、所定数のクロック信号が入力されると、バイナリ・カウンタ4nよりモード信号を出力し、集積回路を所定のモードに設定する。また、集積回路のシステム・クリア信号入力端子2よりクリア信号を入力することにより、集積回路のモード設定を解除することができる。なお、デコーダ5を設け、バイナリ・カウンタ4nの出力をデコードしてモード信号を発生することもできる。

Claim (excerpt)：

集積回路(1) の各機能ブロック(1a,1b,1c )全体を同時にリセットするシステム・リセット信号の入力端子(2) と、集積回路(1) の各機能ブロックを個別にリセットする部分的機能リセット信号の入力端子(3) をもち、部分的機能リセット信号が一定回数以上発生せず、また、部分的機能リセット信号が一定回数発生した場合にはシステム・リセット信号が入力される集積回路(1) におけるモード設定方式において、集積回路(1) 中に、部分的機能リセット信号の入力回数をカウントするカウンタ(4) を設け、カウンタ(4) の出力により、集積回路(1) のモードを設定するモード信号を発生することを特徴とするリセット信号による集積回路のモード設定方式。