Pat

J-GLOBAL ID：200903010112178377

半導体製造装置

Inventor： 玉井 高広 ,  名取 巌 ,  長谷部 有弘
Applicant, Patent owner： 株式会社日立製作所 ,  日立東京エレクトロニクス株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1994313006
Publication number (International publication number)：1996172072
Application date： Dec. 16, 1994
Publication date： Jul. 02, 1996
Summary：

【要約】【目的】 静電吸着の信頼性を向上する半導体製造装置を提供する。【構成】 内部が絶縁材によって覆われた処理室である真空容器2と、真空容器2内で半導体ウェハ1を載置しかつDC電源3、低周波電源5を印加する試料台6と、試料台6と電気的に絶縁されかつ高周波電源4を印加する対向電極7とからなり、試料台6と対向電極7との間において高周波放電によって生成されるプラズマ電位と、DC電源3によって試料台6に印加するDC電圧との電位差により半導体ウェハ1を試料台6に静電吸着する。

Claim (excerpt)：

プラズマを利用して被処理物に処理を行う半導体製造装置であって、少なくとも内部が絶縁材によって覆われた処理室である真空容器と、前記真空容器内で前記被処理物を載置しかつDC電源、高周波電源または低周波電源を印加する試料台と、前記試料台と電気的に絶縁されかつ高周波電源または低周波電源を印加する対向電極とからなり、前記試料台と前記対向電極との間において高周波放電または低周波放電によって生成されるプラズマ電位と、前記DC電源によって前記試料台に印加するDC電圧との電位差により前記被処理物を前記試料台に静電吸着することを特徴とする半導体製造装置。

IPC (3)：

H01L 21/3065 ,  B23Q 3/15 ,  H01L 21/68