Pat

J-GLOBAL ID：200903010113281716

接合型電界効果トランジスタ及びその製造方法

Inventor： 釜下 敦
Applicant, Patent owner： 株式会社ニコン
Gazette classification：公開公報
Application number (International application number)：1995168585
Publication number (International publication number)：1997022915
Application date： Jul. 04, 1995
Publication date： Jan. 21, 1997
Summary：

【要約】【目的】耐圧を向上させたJFETとその製造方法を提供する。【構成】ゲート領域を挟んでソース領域とドレイン領域が配置され、少なくともドレイン領域は、ゲート領域と接合される低濃度部と、それに隣接配置される高濃度部とからなる。さらに、ソース領域も、ゲート領域と接合される低濃度部と、それに隣接配置される高濃度部とで形成させれば、耐圧はさらに向上させることが可能である。

Claim (excerpt)：

第1導電型の半導体基板の主表面に、第2導電型のチャネル領域を配置させ、該チャネル領域表面に第1導電型のゲート領域と、該ゲート領域を挟んで第2導電型のソース領域及びドレイン領域を配置させた接合型電界効果トランジスタにおいて、前記ドレイン領域は、不純物濃度が低濃度である低濃度部と該低濃度部より不純物濃度が高濃度である高濃度部からなり、前記低濃度部は、前記ゲート領域と接合されて配置していることを特徴とする接合型電界効果トランジスタ。

IPC (2)：

H01L 21/337 ,  H01L 29/808

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭61-073380
  
• 特開平1-243475
  
• 特開昭62-234376
  
• 特開昭61-267358