Pat

J-GLOBAL ID：200903010147695471

半導体装置及びその製造方法

Inventor： 能代 英之
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1994205670
Publication number (International publication number)：1996070107
Application date： Aug. 30, 1994
Publication date： Mar. 12, 1996
Summary：

【要約】【目的】 高誘電性材料の誘電率を損なわず、高誘電性材料の成膜によって下地電極に突起が発生しない半導体装置及びその製造方法を提供する。【構成】 シリコン基板10上にシリコン酸化膜12が形成された下地基板上の電極14上に、高い誘電率をもつ誘電体膜16が形成されている半導体装置において、電極14は、所定の量のイリジウム又はオスミウムの少なくとも1種類が添加された酸化ルテニウムにより形成されている。

Claim (excerpt)：

下地基板上に形成された電極上に、高い誘電率をもつ誘電体膜が形成されている半導体装置において、前記電極は、所定の量のイリジウム又はオスミウムの少なくとも1種類が添加された酸化ルテニウムにより形成されていることを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 651 ,  H01L 27/04 C