Pat
J-GLOBAL ID：200903010172397221

薄膜トランジスタ及びその製造方法

Inventor：
安藤 正彦

About 安藤 正彦

, 
川崎 昌宏

About 川崎 昌宏

, 
若木 政利

About 若木 政利


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 鈴木 市郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001042168
Publication number (International publication number)：2002246604
Application date： Feb. 19, 2001
Publication date： Aug. 30, 2002
Summary：
【要約】【課題】 高抵抗アモルファスシリコン膜4の厚さを薄くするとともにコンタクト層6の膜厚を略一定にすることにより、特性が不安定になったり、不均一な特性を示すことのない薄膜トランジスタを提供する。【解決手段】 基板1上に形成されたゲート電極2、ゲート電極2上及び基板1上に形成されたゲート絶縁膜3、ゲート絶縁膜3上に形成された高抵抗アモルファスシリコン膜4、高抵抗アモルファスシリコン膜4上の各一部にコンタクト層6を介して形成されたドレイン電極7及びソース電極8を有する薄膜トランジスタであって、コンタクト層6は、高抵抗アモルファスシリコン膜4中に不純物5を拡散して得た低抵抗領域であり、ドレイン電極7及びソース電極8の接触部分に拡散されている不純物5の量が0.01%以上になっている。
Claim (excerpt)：
基板上に形成されたゲート電極と、前記ゲート電極上及び前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された高抵抗アモルファスシリコン膜と、前記高抵抗アモルファスシリコン膜上の各一部にコンタクト層を介して形成されたドレイン電極及びソース電極とを有する薄膜トランジスタにおいて、前記コンタクト層は、前記ドレイン電極及び前記ソース電極との接触部分における前記高抵抗アモルファスシリコン膜の内部に不純物を拡散して得た低抵抗領域であり、前記コンタクト層への前記不純物の拡散量が0.01%以上になっていることを特徴とする薄膜トランジスタ。
IPC (4)：
H01L 29/786 ,  H01L 21/336 ,  G02F 1/1368 ,  H01L 21/225
FI (4)：
G02F 1/1368 ,  H01L 21/225 D ,  H01L 29/78 616 L ,  H01L 29/78 627 B
F-Term (37)：
2H092JA26 ,  2H092JA28 ,  2H092JA42 ,  2H092KA05 ,  2H092KA13 ,  2H092MA05 ,  2H092MA07 ,  2H092MA13 ,  2H092MA17 ,  2H092NA24 ,  2H092PA01 ,  5F110AA16 ,  5F110AA26 ,  5F110BB01 ,  5F110CC08 ,  5F110DD02 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ16 ,  5F110HJ21 ,  5F110HK04 ,  5F110HK21 ,  5F110HK33 ,  5F110NN04 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ02 ,  5F110QQ08 ,  5F110QQ09
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM