Pat

J-GLOBAL ID：200903010173639423

誘電率の小さな埋め込まれた誘電体をダマシーン処理工程の中に組み込む方法とその構造体

Inventor： ケリイ ジェイ.テイラー ,  チャンミン ジン
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998326688
Publication number (International publication number)：1999219955
Application date： Nov. 17, 1998
Publication date： Aug. 10, 1999
Summary：

【要約】【課題】 誘電率の小さな埋め込まれた誘電体をダマシーン処理工程の中に組み込む方法とその構造体を提供する。【解決手段】 集積回路の上に作成された複数個のデバイスを有する半導体デバイスが開示される。半導体基板101の表面の上に犠牲層102が作成され、そしてこの犠牲層102がパターンに作成されてトラフ103が形成される。トラフ103が導電体104で充填されて、相互接続導線106が作成される。犠牲層102が除去され、そして誘電率εの小さな誘電体107が集積回路の表面に取り付けられ、それにより誘電率εの小さな誘電体107の中に配置された相互接続導線106の間が充填される。相互接続導線106は、デバイスの少なくとも各部分を相互に接続するように作成される。

Claim (excerpt)：

集積回路の上に作成された複数個のデバイスと、前記集積回路の表面の上に作成された誘電率εの小さな誘電体と、誘電体の内部に配置されおよび前記デバイスの少なくとも各部分と相互接続される相互接続導線と、を有する、半導体デバイス。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (2)：

H01L 21/88 B ,  H01L 21/90 C