Pat
J-GLOBAL ID：200903010201244421
半導体集積回路
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996217440
Publication number (International publication number)：1998065105
Application date： Aug. 19, 1996
Publication date： Mar. 06, 1998
Summary：
【要約】【課題】 ディジタル回路部のパッド・リードワイヤ・リードフレームを増やすことなく、ディジタル回路部に発生したノイズを小さくでき、チップの基板等を通じてアナログ部へ伝わるノイズ信号を小さくできる半導体集積回路を得る。【解決手段】 ディジタル回路部DBとアナログ回路部ABが混在する半導体集積回路において、ディジタル回路部DBの内部配線M1に接続され電流が流通するボンディングパッドB1と、前記ディジタル回路部DBの内部配線M1に前記ボンディングパッドB1が接続される配線とは別の配線で接続されたバイパスコンデンサC1を付けるための専用のボンディングパッドB2とを設け、前記専用のボンディングパッドB2によりバイパスコンデンサC1を付けるためのパスを構成するようにした。
Claim (excerpt)：
ディジタル回路部とアナログ回路部が混在する半導体集積回路において、ディジタル回路部の内部配線に接続され電流が流通するボンディングパッドと、前記ディジタル回路部の内部配線に前記ボンディングパッドが接続される配線とは別の配線で接続されたバイパスコンデンサを付けるための専用のボンディングパッドとを設け、前記専用のボンディングパッドによりバイパスコンデンサを付けるためのパスを構成するようにしたことを特徴とする半導体集積回路。
IPC (2)：
FI (2)：
H01L 27/04 C
, H01L 27/04 H
