Pat

J-GLOBAL ID：200903010333949327

半導体装置の製造方法

Inventor： 鈴木 寿哉 ,  村上 誠志
Applicant, Patent owner： 富士通株式会社 ,  東京エレクトロン株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1994088754
Publication number (International publication number)：1995297279
Application date： Apr. 26, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】コンタクトメタルを通してCVDでバリアメタルを形成する工程を含む半導体装置の製造方法に関し、バリアメタル層形成の際のコンタクトメタル層の浸食を防ぐこと。【構成】半導体層11上に層間絶縁膜16を形成する工程と、前記層間絶縁膜16にコンタクトホール17a,17bを形成する工程と、前記コンタクトホール17a,17bから露出した前記半導体層15a,15bの不純物拡散領域15a,15bの表面にコンタクトメタル18を形成する工程と、前記コンタクトメタル18を窒素雰囲気に曝して前記コンタクトメタル18の少なくとも表面に窒素を含有させる工程と、前記コンタクトホール17a,17b内の前記コンタクトメタル18の上と前記層間絶縁膜16の上に塩素含有ガスを使用してバリアメタル19を気相成長する工程とを含む。

Claim (excerpt)：

半導体層(11)上にコンタクトメタル(18)を形成する工程と、前記コンタクトメタル(18)を窒素雰囲気に曝して前記コンタクトメタル(18)の少なくとも表面に窒素を含有させる工程と、前記コンタクトホール(17a,17b)内の前記コンタクトメタル(18)の上と前記層間絶縁膜(16)の上にハロゲン含有ガスを使用してバリアメタル(19)を気相成長する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 21/768 ,  H01L 21/205 ,  H01L 21/285 301 ,  H01L 21/3205 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 21/90 C ,  H01L 21/88 R ,  H01L 29/78 301 Y