Pat

J-GLOBAL ID：200903010413397104

半導体装置の製造方法

Inventor： 矢吹 宗
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997210626
Publication number (International publication number)：1999054607
Application date： Aug. 05, 1997
Publication date： Feb. 26, 1999
Summary：

【要約】【課題】 本発明は、埋め込み素子分離法を用いた場合であっても、素子形成部分では必要な埋め込み素子分離構造の平坦性を維持し、かつ安定して検出できるマーク構造も実現可能とする。【解決手段】 埋め込み素子分離工程で形成される埋め込み絶縁材109及びその周辺の半導体領域110からなる構造111であって、半導体領域あるいは埋め込み絶縁材の一方を選択的に除去したものをフォトリソグラフィの位置合わせマークとして次工程以後のマスク合わせを行う半導体装置の製造方法。

Claim (excerpt)：

埋め込み素子分離工程で形成される埋め込み絶縁材及びその周辺の半導体領域からなる構造であって、前記半導体領域あるいは前記埋め込み絶縁材の一方を選択的に除去したものをフォトリソグラフィの位置合わせマークとして次工程以後のマスク合わせを行うことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/76 ,  H01L 21/027

FI (2)：

H01L 21/76 L ,  H01L 21/30 522 Z

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-093677   Applicant：三菱電機株式会社