Pat

J-GLOBAL ID：200903010414546960

半導体装置及びその製造方法

Inventor： 金村 龍一 ,  篠原 啓二 ,  宮森 雄壱
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997220369
Publication number (International publication number)：1999097528
Application date： Aug. 15, 1997
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】スタック型の接続プラグについて、周辺の配線層の配置の自由度を制限しないで、上下層プラグ間の接触面積を必要量確保或いは増大させる。また、ボーダレス配線構造におけるプラグと配線層の接触面積を一定量確保する。【解決手段】下層プラグ4と上層プラグ10との間に、選択成長層6が介在している。また、図示しない本発明の他の構成では、下層プラグが埋め込まれた第1の層間絶縁層上で第2の層間絶縁層との間に配線層を有し、上層プラグは、第2の層間絶縁層内の前記配線層の上面とほぼ同じ高さで前記下層プラグに接続されている。両プラグの接続面が第2の層間絶縁層の途中に位置することから、上層プラグの形状等に自由度が高い。さらに、図示しない他の構成では、ボーダレス配線構造のバリアメタルが主配線金属層の外側に延在し、この延在部分でプラグと接触している。

Claim (excerpt)：

第1の層間絶縁層中に埋め込まれた下層プラグに対し、第1の層間絶縁層上の第2の層間絶縁層に埋め込まれた上層プラグを接続させてなるスタック型の接続プラグを有する半導体装置であって、前記下層プラグと前記上層プラグとの間に、選択成長層が介在している半導体装置。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 B ,  H01L 21/88 Z