Pat
J-GLOBAL ID：200903010439517760
半導体集積回路装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993290061
Publication number (International publication number)：1995122739
Application date： Oct. 26, 1993
Publication date： May. 12, 1995
Summary：
【要約】【目的】 MOSトランジスタのソース・ドレイン電極及びそのコンタクトの製造を簡易化し、かつその微細化を可能とする。【構成】 Nウェル2の主面上にゲート電極形成領域よりも広くゲート絶縁膜7を選択的に形成した後、全面に多結晶シリコン膜を形成し、これにP型の不純物を導入する。そして、多結晶シリコンを選択的にエッチングしてゲート電極10とソース・ドレインの各電極11を形成した後、形成されたソース・ドレインの各電極11からNウェル2にP型の不純物を拡散してソース・ドレイン領域14を形成する。その後、層間絶縁膜15を形成し、各電極10,11を層間絶縁膜15上に露呈させる。
Claim (excerpt)：
第1導電型の半導体層の主面の所要領域に形成されたゲート酸化膜と、このゲート酸化膜を挟む前記半導体層の主面に形成された第2導電型のソース・ドレイン領域と、前記ゲート酸化膜とソース・ドレイン領域上にそれぞれ同一の多結晶シリコンで形成されたゲート電極及びソース・ドレインの各電極とを備え、各電極は全面に形成された層間絶縁膜からその上面が露呈されていることを特徴とする半導体集積回路装置。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
