Pat
J-GLOBAL ID：200903010462172002
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992254442
Publication number (International publication number)：1993334879
Application date： Sep. 24, 1992
Publication date： Dec. 17, 1993
Summary：
【要約】【目的】パワーカット機能に依存することなく、しかも接続相手の回路の選択の自由度を害なうことなく、書込み/読出し速度を確保した低消費電力で高集積度/大容量の半導体メモリを提供する。【構成】内部電源電圧VINT を発生する降圧回路と、その内部電源電圧VINT を監視するスタンバイモード判別回路8とを備える。降圧回路には、アクティブ用ドライバ回路3およびスタンバイ用ドライバ回路4に加えて補償用ドライバ回路9を備えている。補償用ドライバ回路9は、スタンバイモード判別回路8の出力S3 に応答して、スタンバイモードにおける内部回路電流増加分ΔIICを補償する。内部回路電流の増加防止のために従来必要とされたパワーカット機能はこれにより不要となる。しかもこのとき起り易い内部電源電圧VINT の低下を防いでいるので、本発明の半導体メモリは、高速で安定に動作する。
Claim (excerpt)：
外部からの制御信号に応答して、アクティブモードおよびスタンバイモードのいずれかの状態をとる1チップ半導体記憶装置において、前記半導体記憶装置のチップ上に形成され外部からの外部電源電圧を所定電圧に降圧し前記半導体記憶装置の内部電源電圧として内部回路に供給する降圧回路と、前記チップ上に形成され前記内部電源電圧と前記所定電圧との比較の結果に応答して前記スタンバイモードにおける前記降圧回路の前記内部回路への電流供給量を制御し、前記内部電源電圧を前記所定電圧に等しくする制御回路とを有することを特徴とする半導体記憶装置。
IPC (3)：
G11C 11/413
, G05F 1/56 310
, G11C 11/407
G11C 11/34 335 A
, G11C 11/34 354 F
