Pat
J-GLOBAL ID:200903010477947582
半導体装置
Inventor:
Applicant, Patent owner:
Agent (1):
安富 耕二 (外1名)
Gazette classification:公開公報
Application number (International application number):1998218198
Publication number (International publication number):2000058743
Application date: Jul. 31, 1998
Publication date: Feb. 25, 2000
Summary:
【要約】【課題】 第1と第2の半導体チップの間に絶縁スペーサを挟むことにより、チップの下に隠れる電極パッドへのワイヤボンディングを可能にした、マルチチップ型の半導体装置を提供する。【解決手段】 アイランド13上に第1の半導体チップ10を固着し、第1の半導体チップ10の上にスペーサ30を介して第2の半導体チップ11を固着する。第1の半導体チップ10とリード端子17とを第1のボンディングワイヤ16aで、第2の半導体チップ11とリード端子17とを第2のボンディングワイヤ16bで接続する。第1と第2の半導体チップ10、11は互いに近似したチップサイズと形状を有し、平面視で第1の電極パッド12aが第2の半導体チップ11に隠れる。スペーサ30が形成する空間19を利用して第1の電極パッド12aと第2のボンディングワイヤ16aとの接続を行う。
Claim (excerpt):
第1と第2の半導体チップと、前記第1と第2の半導体チップの各表面に形成した電極パッドと、外部接続用の電極手段と、前記第1と第2の半導体チップの電極パッドと前記電極手段とを各々接続するボンディングワイヤとを具備し、前記第1と第2の半導体チップを重畳して1つのパッケージに封止した半導体装置において、前記第1の半導体チップと前記第2の半導体チップと間にスペーサを設け、該スペーサは前記第1の半導体チップの電極パッドを避けてその上部に空間を形成し、前記空間の上部には前記第2の半導体チップが位置し、前記第1の半導体チップの電極パッドに接続するボンディングワイヤが、前記空間を通過して前記第1の半導体チップの電極パッドにボンディングされていることを特徴とする半導体装置。
IPC (4):
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/60 301
FI (2):
H01L 25/08 Z
, H01L 21/60 301 B
F-Term (2):
Patent cited by the Patent:
Cited by examiner (1)
-
半導体装置とその製造方法
Gazette classification:公開公報
Application number:特願平7-082885
Applicant:日本電気株式会社
Return to Previous Page