Pat

J-GLOBAL ID：200903010569472149

縦型電界効果トランジスタ

Inventor： 馬場 嘉朗 ,  柳谷 諭 ,  松田 昇 ,  大澤 明彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992135188
Publication number (International publication number)：1993335581
Application date： May. 27, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】本発明はゲ-ト・ソ-ス間のリ-ク電流を抑制することのできる縦型電界効果トランジスタを提供することを目的とする【構成】n+ 型半導体基板11上にn- 型エピタキシャル層12、p型ベ-ス拡散層13及びn+ 型ソ-ス拡散層14が順次形成される。トレンチ15内はゲ-ト酸化膜16を介してゲ-ト電極用の第一ポリシリコン層17及びトレンチ埋め込み用の第二ポリシリコン層19が形成されている。第一ポリシリコン層17の上端部をソ-ス拡散層14の表面よりゲ-ト酸化膜16の厚さの2倍以上低くかつベ-ス拡散層13より上方に位置される。

Claim (excerpt)：

一導電型の半導体基板と、該半導体基板上に設けられた反対導電型の第一半導体層と、該第一半導体層に形成された一導電型の第二半導体層と、該第二半導体層と上記第一半導体層とを貫通しかつ少なくとも上記第一半導体層より深く形成されたトレンチと、該トレンチの内部にゲ-ト絶縁膜を介して埋め込まれたゲ-ト電極用第一ポリシリコン層と、該第一ポリシコン内に酸化膜を介して埋め込まれた第二ポリシリコン層とを具備し、上記第一ポリシリコン層の上端が、上記第二半導体層の表面より低く、かつ上記第一半導体層の表面より高い位置にあることを特徴とする縦型電界効果トランジスタ。