Pat

J-GLOBAL ID：200903010681449761

半導体装置とその製造方法

Inventor： 松本 一治 ,  手塚 友樹
Applicant, Patent owner： ソニー株式会社
Agent (1)： 角田 芳末 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001379034
Publication number (International publication number)：2003179066
Application date： Dec. 12, 2001
Publication date： Jun. 27, 2003
Summary：

【要約】【課題】 選択的にエピタキシャル成長された半導体層においてファセットの発生を回避する。【解決手段】 半導体上に開口4Wを有する絶縁層4が形成され、この開口4W内に限定的に選択エピタキシャル成長半導体層7が形成された半導体装置にあって、その絶縁層4が、半導体表面の熱酸化膜2とこの熱酸化膜2上に堆積成膜され、その表面から深さ方向に漸次小となる濃度勾配をもって窒素導入がなされた堆積酸化膜3との積層膜より成る。そして、この絶縁層4の開口4Wの内壁面は、深さ方向に幅広とされた逆テーパ面6として形成され、絶縁層の開口内に露出する半導体の表面上に選択エピタキシャル成長半導体層を形成して逆テーパによって半導体層表面にファセットが発生することを回避する。

Claim (excerpt)：

半導体上に開口を有する絶縁層が形成され、該開口内に限定的に選択エピタキシャル成長半導体層が形成された半導体装置にあって、上記絶縁層が、上記半導体表面の熱酸化膜と該熱酸化膜上に堆積成膜された堆積酸化膜との積層膜より成り、上記堆積酸化膜には、その表面から深さ方向に漸次小となる濃度勾配をもって窒素導入がなされており、上記絶縁層の開口の内壁面は、深さ方向に幅広とされた逆テーパ面として形成されて成り、上記絶縁層の上記開口内に露出する上記半導体の表面上に上記選択エピタキシャル成長半導体層が形成されて成ることを特徴とする半導体装置。

IPC (5)：

H01L 21/331 ,  H01L 21/205 ,  H01L 21/306 ,  H01L 21/308 ,  H01L 29/732

FI (4)：

H01L 21/205 ,  H01L 21/308 E ,  H01L 29/72 P ,  H01L 21/306 D

F-Term (15)：

5F003AP03 ,  5F003BB08 ,  5F003BC08 ,  5F003BE07 ,  5F003BP33 ,  5F003BP93 ,  5F043AA32 ,  5F043AA33 ,  5F043BB22 ,  5F043DD15 ,  5F043FF02 ,  5F045AB02 ,  5F045AC01 ,  5F045AC05 ,  5F045DB02