Pat

J-GLOBAL ID：200903010691158528

微小ティップの製造方法、及びシールド電極付きプローブの製造方法、または電界放出型電子放出素子の製造方法と描画装置の製造方法

Inventor： 島田 康弘 ,  黒田 亮
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 長尾 達也
Gazette classification：公開公報
Application number (International application number)：1997155837
Publication number (International publication number)：1998332714
Application date： May. 29, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】 (修正有)【課題】微小ティップの雌型を後工程でエッチングなしで形成でき、雌型は再利用し、生産性を向上すると同時に、製造コストの低減可能で、エッチング液による微小ティップの材料劣化、形状変化、及びエッチング液からの汚染等がなく微小ティップが形成でき、さらに、支持基板の材料に限定がないため、支持基板の微細加工が容易で、支持基板にあらかじめ制御回路を設けた場合にプロセスによる回路の劣化のない、微小ティップ及びシールド電極付きプローブまたは電界放出型電子放出素子と描画装置の製造方法。【解決手段】微小ティップが、第1基板の表面の1つ以上の凹部上に形成した導電体層A、絶縁層、および導電体層Bからなる層を第2基板の接合層上に転写し、または、第1基板の凹部上に形成した導電体層Bを第2基板の接合層上に転写後、該導電体層B上に絶縁層および導電体層Aの形成を特徴とし、シールド電極付きプローブ及び電界放出型電子放出素子と描画装置の製造は、上記の微小ティップの製造方法を用いる。

Claim (excerpt)：

導電体層A、絶縁層、および導電体層Bからなる微小ティップの製造方法であって、前記微小ティップが、第1基板の表面の少なくとも1つ以上の凹部上に形成した導電体層A、絶縁層、および導電体層Bからなる層を第2基板の接合層上に転写し、または、前記第1基板の凹部上に形成した導電体層Bを第2基板の接合層上に転写した後、該導電体層B上に絶縁層および導電体層Aを設けることにより、形成されることを特徴とする微小ティップの製造方法。

IPC (5)：

G01N 37/00 ,  G01B 21/30 ,  H01J 9/02 ,  H01J 37/073 ,  H01J 37/305

FI (5)：

G01N 37/00 C ,  G01B 21/30 Z ,  H01J 9/02 F ,  H01J 37/073 ,  H01J 37/305 B