Pat

J-GLOBAL ID：200903010750932011

半導体装置の製造方法

Inventor： 西川 伸之 ,  鈴木 寿哉 ,  山上 朗 ,  稲垣 聡
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1996318129
Publication number (International publication number)：1998163126
Application date： Nov. 28, 1996
Publication date： Jun. 19, 1998
Summary：

【要約】【課題】 TiN膜をCVD法により堆積する半導体装置の製造方法において、コンタクトメタルとTiN膜との間の膜剥がれを防止しうる半導体装置の製造方法を提供する。【解決手段】 下地基板上にコンタクトメタルを35nm以上堆積するコンタクトメタル堆積工程(ステップS11)と、前記コンタクトメタルを窒化するコンタクトメタル窒化工程(ステップS12)と、窒化した前記コンタクトメタル上に、Tiのハロゲン化物をソースに用いた化学気相成長法によりTiN膜を堆積するTiN膜堆積工程(ステップS13)とにより半導体装置を製造する。

Claim (excerpt)：

下地基板上にコンタクトメタルを35nm以上堆積するコンタクトメタル堆積工程と、前記コンタクトメタルを窒化するコンタクトメタル窒化工程と、窒化した前記コンタクトメタル上に、Tiのハロゲン化物をソースに用いた化学気相成長法によりTiN膜を堆積するTiN膜堆積工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/28 301 ,  H01L 21/768

FI (2)：

H01L 21/28 301 R ,  H01L 21/90 C