Pat

J-GLOBAL ID：200903010776800563

DUT間及びDUT内比較を用いる、集積回路デバイスの同時テスト

Inventor： ロイ,リチャード,エス ,  ミラー,チャールズ,エイ
Applicant, Patent owner： フォームファクター,インコーポレイテッド
Agent (1)： 古谷 馨 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001296088
Publication number (International publication number)：2002174669
Application date： Feb. 24, 2000
Publication date： Jun. 21, 2002
Summary：

【要約】【課題】複数の集積回路デバイスを同時にテストするための手段を提供する。【解決手段】テスト対象の複数の集積回路(IC)デバイス(DUT)をテストするためのシステムであって、このシステムは、単一チャンネルまたは複数チャンネルのテスターからデータ値を受け取って、DUTに関するエラー情報を提供するための、前記テスターに結合されたインターフェース回路を備える。インターフェース回路は、(テスターから単一チャンネルを介して受け取った)データ値を複数のDUTに同時に送る。インターフェース回路は、DUTから読み出したデータ値を使用して比較を行い、これに応答して、比較の結果を示すエラー値を生成する。同一または異なるチャンネルを介して、このエラー値をテスターに返すことができる。

Claim (excerpt)：

テスト対象である複数の集積回路デバイス(DUT)をテストするためのシステムにおいて、少なくとも一組のテスター入力/出力(I/O)ラインを備えるテスターであって、単一のDUTをテストするために、前記一組のテスターI/Oラインにデータ値を提供するテスターと、前記テスターから前記データ値を受け取って前記テスターにエラー値を提供するために、前記少なくとも一組のテスターI/Oラインに結合された回路であって、前記データ値を複数のDUTの各々に送ることからなる回路を備え、前記回路は、異なるDUT内の対応するアドレスを有する2つの位置を読み出した後に、該2つの位置の値について第1の比較を実行し、これに応答して、該第1の比較結果を示す前記エラー値を生成することからなる、システム。

IPC (3)：

G01R 31/28 ,  G11C 29/00 651 ,  H01L 21/66

FI (4)：

G11C 29/00 651 P ,  H01L 21/66 B ,  G01R 31/28 D ,  G01R 31/28 B

F-Term (25)：

2G132AA08 ,  2G132AB01 ,  2G132AC04 ,  2G132AE04 ,  2G132AE23 ,  2G132AE30 ,  2G132AF02 ,  2G132AH04 ,  2G132AL25 ,  4M106AA01 ,  4M106AA02 ,  4M106BA01 ,  4M106CA70 ,  4M106DD10 ,  4M106DD11 ,  4M106DD16 ,  4M106DD30 ,  4M106DJ18 ,  4M106DJ20 ,  4M106DJ21 ,  5L106DD01 ,  5L106DD02 ,  5L106DD22 ,  5L106DD23 ,  5L106GG01

Patent cited by the Patent：

Cited by examiner (2)

• ウェハテスタ
  Gazette classification：公開公報   Application number：特願平8-058730   Applicant：日本電気株式会社
• 特開昭63-025899