Pat

J-GLOBAL ID：200903010822791094

昇圧回路

Inventor： 荒川 秀貴
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1993058320
Publication number (International publication number)：1994276729
Application date： Mar. 18, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】バックバイアス効果を相殺でき、回路面積および消費電力の増大の防止、クロック発生回路の複雑化の防止、並びに電流能力の低下を防止できる昇圧回路を実現する。【構成】昇圧段を、p形半導体基板に形成され、所定電位にバイアスされたnウェル内に形成されたpウェル内に、電荷運搬用nMOSトランジスタNTおよび電圧伝達用nMOSトランジスタNTBを形成して構成し、昇圧時に上昇する電荷運搬用nMOSトランジスタNTのソース電圧を電圧伝達用nMOSトランジスタNTBを介して基板、すなわちpウェルに伝達するように構成することにより、バックバイアス効果を抑止する

Claim (excerpt)：

昇圧用素子に接続され相補的に昇圧される第1のノードと第2のノードとを作動的に接続する第1のトランジスタと、第2のノードと上記第1のトランジスタの基板ウェルとを作動的に接続する第2のトランジスタとを有し、上記第1のノードが上記第1のトランジスタのゲートおよび上記第2のトランジスタのゲートに接続され、上記第1のトランジスタの基板ウェルと第2のトランジスタの基板ウェルとが接続されていることを特徴とする昇圧回路。

IPC (3)：

H02M 3/07 ,  G11C 11/407 ,  G11C 16/06

FI (2)：

G11C 11/34 354 F ,  G11C 17/00 309 D

Patent cited by the Patent：

Cited by examiner (3)

• 特公平5-058548
  
• 特開昭62-253077
  
• 特開平3-210274